业界首家性能和功耗领先的PCI Express Gen 5时钟和缓冲器

2020-12-22 09:12:53

硅实验室(又名“芯科Technology”，纳斯达克：SLAB)最近推出了最新一代PCI Express？(PCIe？5.0规格的完整时钟解决方案组合可以提供同类产品中最佳的抖动性能，并具有显著的设计余量。Si5332任意频率时钟系列产品可产生抖动性能为140fs RMS的PCIe第五代参考时钟，优化了PCIe SerDes性能，并在裕量上满足第五代规范。Si5332时钟可以产生PCIe频率和通用频率的任意组合，可以在各种应用中实现时钟树集成。

硅实验室还提供Si522xx PCIe时钟发生器和Si532xx PCIe缓冲系列，可提供2路、4路、8路或12路PCIe Gen 1/2/3/4/5兼容输出，是数据中心应用中各种PCIe端点时钟的理想选择。

数据中心硬件设计，包括网络接口卡、PCIe总线扩展器和高性能计算加速器，越来越多地使用低功耗1.5V或1.8V电源，以最大限度地降低整体功耗。Si522xx和Si532xx器件采用1.5-1.8V电源供电，这是业界功耗最低的PCIe时钟和缓冲器。Si522xx和Si532xx的输出驱动器利用硅实验室公认的推挽式高速电流控制逻辑(HCSL)技术，不需要采用恒流输出驱动器技术的传统PCIe时钟所需的外部终端电阻。

硅实验室的新时钟产品与PCIe第五代通用时钟、分离参考无扩频(SRNS)和分离参考独立扩频(SRIS)架构完全兼容。虽然PCIe第五代有更严格的抖动要求，但硅实验室的新型号产品不需要分立电源滤波器组件，这简化了印刷电路板布局，并确保板级噪声不会降低时钟抖动性能。电路板设计人员可以无缝升级现有的PCIe 1/2/3/4代设计，并利用引脚兼容的Si5332、Si522xx和Si532xx时钟轻松实现该设计，以利用更快的PCIe串行接口。

硅实验室时钟产品总经理詹姆士威尔森说：“硅实验室致力于提供一流的时钟解决方案，以便轻松迁移到更高速度的PCI Express。数据中心设计人员希望使用PCIe Gen 5来提高CPU和工作负载加速器之间的互连速度，包括GPU、FPGA和专用加速器解决方案。增加网络、存储和AI资源的带宽将有助于行业过渡到400G以太网。”

硅实验室PCI Express时钟抖动工具已更新，包括精确测量PCIe第五代参考时钟抖动所需的滤波器。该软件大大简化了PCIe时钟抖动测量，并确保根据PCI-SIG Gen 1/2/3/4/5通用时钟、SRNS和SRIS规范的要求应用适当的滤波器，同时提供易于读取的结果。这种用户友好的公用设施在silabs.com/pcie-learningcenter.免费提供