降低噪声与电磁干扰的经验（二）

（1）时钟、总线、片选信号要远离I/O线和接插件。
      （2）模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
      （3）对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。
      （4） 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
      （5）元件引脚尽量短，去耦电容引脚尽量短。
      （6）关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
      （7）对噪声敏感的线不要与大电流，高速开关线平行。
      （8）石英晶体下面以及对噪声敏感的器件下面不要走线。
      （9）弱信号电路，低频电路周围不要形成电流环路。
      （10）任何信号都不要形成环路，如不可避免，让环路区尽量小。
      （11）每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
      （12）用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。