UltraSoC开源RISC-V追踪实现技术，以推动真正的开源开发

UltraSoC首席执行官鲁珀特贝恩斯(Rupert  Baines)表示：“我们完全相信行业标准和开源的重要性；通过提供开源的编码器，我们可以帮助行业采用RISC-V，增强生态系统，支持兼容性和一致性。在软件领域，开源是常见的模式；但是在硬件领域，我们才刚刚开始探索这种强大的可能性方法。RISC-V  ISA提供了初始动力，OpenHW集团等其他组织行业正在推动其进一步发展。同时，法律框架已经发展到支持硬件半导体知识产权(IP)公司放心地授权他们的技术。”

OpenHW集团CEO  Rick  O  ' Connor评论表示：“作为专注于商业IP的提供商，UltraSoC将开放其追踪硬件，这标志着开源硬件正在加速发展和成熟。对于使用开源CPU的开发人员来说，处理器跟踪是一项关键技术：能够纳入符合标准的RISC-V跟踪解决方案是对我们不懈追求的巨大贡献。我们的目标是创建一个全面的生态系统，提供强大可靠的商业级开源平台。”

开源RISC-V跟踪解决方案将与RISC-V基金会的处理器跟踪工作组目前正在开发的处理器跟踪标准完全兼容。UltraSoC在2016年开发了最初的RISC-V跟踪编码算法，此后不久，它作为开源资产捐赠提供了该规范。本规范的标准前实施项目已经发布。自2016年以来，该公司一直是RISC-V基金会的主要贡献者：其首席技术官Gajinder  Panesar是处理器跟踪小组的联合主席。

这一开源实现将于2020年第一季度末推出，包括计划纳入标准的核心功能：用户可以升级到UltraSoC  产品的完整业务，这样他们就可以使用其他复杂的功能，如多指令退休、无序跟踪、准确的周期跟踪以及过滤器和计数器进行更复杂的性能分析。该业务产品与UltraSoC的一系列监控分析工具完全一致，既能支持产品的开发，又能支持优化和网络安全应用。

该公司将通过为其UltraDevelop工具包提供评估许可，为开源版本提供进一步的支持；工作套件提供了一个基于Eclipse的环境，可以用来捕获和可视化任何芯片的行为数据。交付的硬件是产品级质量/商业级质量，还包括测试台和验证测试。

UltraSoC的嵌入式分析技术可以监控和分析几乎所有片上架构的行为，包括CPU、片上互连/网络(NoC)甚至定制逻辑。其监控架构允许系统架构师自由选择获取哪个第三方IP，设计哪些部分需要定制编码，如何实现系统互联。现在，这种对其业务方法的“开放”产品体现在为处理器跟踪和调试提供商业级的开源工具。

OpenHW集团成立于2020年初，随后几个月发展迅速。其CORE-V处理器基于商用质量的RISC-V内核，以开源的形式提供，带有相关的处理器子系统IP、工具和软件。该IP既可用于芯片优化，也可用于FPGA优化。这些内核可用于促进快速设计创新，并确保大规模生产的片上系统(SoC)的高效可制造性。