CEVA发布世界上功能最强大的DSP架构

第四代CEVA-XC强大的体系结构统一了标量和矢量运算，可以实现两次8路VLIW和前所未有的14000位数据级并行。它采用先进的深度流水线架构，使得在7纳米工艺节点实现1.8 GHz频率成为可能，并使用独特的物理设计架构实现完全全面的设计流程程，和创新的多线程设计，允许处理器动态配置为宽SIMD机或分成更小的同时SIMD线程。第四代CEVA-XC架构还具有使用2048位内存带宽的新型内存子系统，具有连贯和紧密耦合的内存，支持高效的并发多线程和内存访问。

林利集团(Linley  Group)的高级分析师迈克德姆勒(Mike  Demler)表示：“第四代CEVA-XC架构是CEVA致力于行业引领数字信号处理器并行处理努力的创新。该架构具有动态可重构的多线程和高速设计，以及控制和算术处理的综合功能，为5G基础设施和端点的专用集成电路和ASSP器件的推广和发展奠定了基础”

第一款基于第四代CEVA-XC架构的处理器是多核CEVA-XC16，是有史以来速度最快的DSP核心，针对各种形式的5G  RAN架构快速部署，包括开放RAN(O-RAN)、基带单元(BBU) 聚合、Wi-Fi、5G企业接入点。CEVA-XC16也适用于与基站运行相关的海量信号处理和AI工作量。

CEVA-XC16在其设计中充分考虑了最新的3GPP规范，并基于CEVA在与领先的无线基础设施提供商合作开发其蜂窝基础设施专用集成电路方面的丰富经验。CEVA的上一代CEVA-XC4500和CEVA-XC12数字信号处理器现在正在帮助4G和5G蜂窝网络，一家领先的无线设备供应商已经将新的CEVA-XC16用于其下一代5G专用集成电路设计。

CEVA-XC16提供高达每秒1600 GOPS的高并行性能，并可重新配置为两个独立的并行线路程，可以同时运行，并与高速缓存共享L1数据内存，从而直接提高PHY控制处理的延迟和性能效率，而无需使用额外的CPU。与在拥挤区域连接大量用户的单核/单线程架构相比，这些新的概念设计将每平方毫米的性能提高了50%。这可以为通常用于定制5G基站芯片的大规模核心集群节省35%的芯片面积。

CEVA  XC106的其他主要功能包括：

最新一代的双CEVA-BX标量处理器单元——支持真正的并发多线程操作

矢量单元资源可以动态地分配给处理线路程——，以最佳地利用矢量单元资源并减少复杂流程的开销

先进的标量控制架构和工具，通过使用最新的动态分支预测和循环优化，以及基于LLVM的编译器，可以比上一代产品减少30%的代码大小

用于快速傅立叶变换和快速傅立叶变换的新指令集体系结构——可以将性能提高两倍

增强的多用户功能，支持单用户大带宽分配和精细用户分配

上一代CEVA-XC4500和CEVA-XC12数字信号处理器的软件可以轻松移植

CEVA副总裁兼移动宽带业务部门总经理阿维夫马利诺维奇(Aviv  Malinovitch)表示：“5G是一项具有多种增长载体的技术，涵盖消费者、工业、电信和人工智能领域。为了处理这些分散而复杂的用例，需要新的处理器思维和实践，我们的第四代CEVA-XC架构采用了这种全新的方法，通过突破性的创新和设计，实现了前所未有的DSP核心性能。CEVA-XC16 DSP就是这一成就的一个例子，它大大降低了原始设备制造商和半导体供应商希望从不断增长的5G资产支出和开放RAN网络架构中受益的门槛进入。”