应用材料公司解决2D尺寸继续微缩的重大技术瓶颈

2020-11-06 10:12:16

加利福尼亚州圣克拉拉——应用材料有限公司今天宣布，推出新技术，突破晶圆代工厂的关键瓶颈，随着逻辑节点的2D规模不断缩小。

应用材料公司最新的选择性钨工艺技术，为芯片厂商搭建晶体管与其他金属线的连接提供了新的技术方法，作为芯片的一级布线发挥了重要作用。创新的选择性沉积降低了导线电阻，从而提高了晶体管性能并降低了功耗。利用这种技术，晶体管的节点及其连线可以继续缩小到5 nm、3 nm及以下，从而实现芯片功率、性能和面积/成本的同步优化(PPAC)。

应用材料公司创新的选择性钨工艺技术，随着先进代工厂逻辑节点的小型化，消除了阻碍晶体管功率和性能的线电阻瓶颈

微缩挑战

虽然光刻技术的进步可以进一步减少晶体管导线的通孔，但传统的金属填充通孔方法已经成为PPAC优化的关键瓶颈。

长期以来，导线都是通过多层工艺完成的。首先，在通孔的内壁上涂覆由氮化钛制成的粘附阻挡层，然后形成成核层。最后，用钨填充剩余的空间，钨由于其低电阻率而优选作为空穴填充金属。

在7纳米晶圆代工厂节点处，导线通孔的直径仅为约20纳米。粘附阻挡层和成核层约占通孔体积的75%，仅留下约25%的体积用于钨填充。细钨丝的电阻很高，这使得PPAC优化和进一步的2D降维遇到一个主要瓶颈。

VLSIresearch的董事长兼首席执行官丹哈奇森说：“随着EUV的出现，我们需要解决一些关键的材料工程挑战，以使2D尺寸小型化继续发展。在我们的例子行业中，粘附阻挡层就像医学上的“动脉斑块”，它剥夺了芯片实现最佳性能所需的电子流。应用材料公司的选择性钨沉积是期待已久的突破。”

选择性钨沉积

应用材料公司最新的endura Volta选择性钨化学气相沉积系统使芯片制造商能够在晶体管导线的通孔上选择性沉积钨，而不会粘附阻挡层和成核层。整个通孔填充低电阻钨，解决了PPAC不断小型化的瓶颈。

应用材料公司最新的endura Volta选择性钨化学气相沉积系统

应用材料公司的选择性钨技术是一种集成材料解决方案，结合了超净和高真空环境下的多种技术，洁净度比洁净室高很多倍。采用晶片的原子表面处理和独特的沉积工艺，使钨原子选择性沉积在通孔中，实现无分层、无间隙、无空洞的自下而上的完美填充。

应用材料公司半导体产品部门副总裁凯文莫赖斯(Kevin Moraes)说：“几十年来，行业一直依靠2D尺寸缩小来推动功率、性能和面积/成本的同步优化(PPAC)，但现在，由于所需的微型几何尺寸太小，我们越来越接近传统材料和材料工程工艺的物理极限。我们的选择性钨工艺技术集成材料解决方案是应用材料公司通过创造新工艺满足小型化需求的完美范例，而不会影响功率和性能。”